적극적 생각/FPGA
0724 - 섹션5 - Data Mover by BRAM (3)
무말랭이
2022. 7. 24. 18:23
---
lab 15와 16에서 버그가 있었다.
이 부분에 대한 언급
delay 시키는 조건이 다르다.
플립플롭에 들어가는 신호라는 것부터 이미 딜레이 발생
이 부분도 버그가 하나 있었는데
CNT_BIT 를 도입함.
