---
lab 15와 16에서 버그가 있었다.
이 부분에 대한 언급
delay 시키는 조건이 다르다.
플립플롭에 들어가는 신호라는 것부터 이미 딜레이 발생
이 부분도 버그가 하나 있었는데
CNT_BIT 를 도입함.
'적극적 생각 > FPGA' 카테고리의 다른 글
| 구매할 것 (0) | 2022.07.24 |
|---|---|
| 0724 - 섹션5 - Data Mover by BRAM (4) (0) | 2022.07.24 |
| RAM을 Schematic하게 들여다보는 도구 (0) | 2022.07.24 |
| RAID 2 시스템의 USB + 드라이버 + 이더넷 (0) | 2022.07.24 |
| 0724 - 섹션5 - Data Mover by BRAM (2) (0) | 2022.07.24 |