목적
배운것을 기반으로 간단한 프로젝트를 0to1한다.
그리고 git으로 형상화까지 시켜서 맺음성을 둔다. (한글 ->영어)
기획(주절주절)
verilog rtl 설계에 쓰이는 흔한 자판기예제를
https://www.clien.net/service/board/kin/4414043
현재 보드에 맞게 적당히 변형하여 발전시키도록 하자.
버튼 4개
led 4개
시각
소리
를 쓰도록 하자.
시각과 소리에 대해서 어떻게 할지 hackster.io를 구경해보자.
구경하다보니깐 주사위 예제가 나오는데
우선 지금보다 더 작게 그것을 직접 만들어보면 좋을 것 같다.
그것부터 해보자.
'적극적 생각 > FPGA' 카테고리의 다른 글
| [프로젝트] 주사위 (공유용) (0) | 2022.08.09 |
|---|---|
| [프로젝트] 주사위 (작성용) (0) | 2022.08.09 |
| [Vivado-Based Workshops] FPGA Design Flow using Vivado (6) (0) | 2022.08.09 |
| [Vivado-Based Workshops] FPGA Design Flow using Vivado (5) (0) | 2022.08.09 |
| [Vivado-Based Workshops] FPGA Design Flow using Vivado (3) - 2 (0) | 2022.08.08 |