버그 수정 완료에 따라 뒷 부분을 이어간다.
https://learn-future.tistory.com/3405
vivado ver issue
ver에 따른 이슈가 생각보다 많이 발생하구나 질문을 올렸었는데, https://www.inflearn.com/questions/595178 8장 오류 발생 - 인프런 | 질문 & 답변 안녕하세요. 강의 재미있게 잘 듣고 있습니다. 이런 소중한
aidenkang.me
빌드된 프로젝트를 보드에 올려 실행한다.
터미널 켜주고, 시리얼 연결하고, JTAG 확인하고, 실행해준다.
정상 동작하는 것을 확인하였다.
하지만 우리는 ILA를 붙혀두었기 때문에
그 부분에 대해서도 확인을 할 것인데
다시 Vivado로 돌아와서
OpenHardwareManager > OpenTarget > AutoConnet
Add Probes를 통해
신호를 Triggering 하고
그 Triggering에 대한 응답을 확인한다.
(=Triggering을 Capture해서 AXI4Lite의 동작을 하는지 확인한다.)
어느 시점부터 Triggering 할것이냐
Write
Ready와 Valid가 1&&1 일때
Run trigger for this ILA core
실제 하드웨어에서
우리가 의도한 동작이
정상적으로 발생하는 것을 확인할 수 있다.
'적극적 생각 > FPGA' 카테고리의 다른 글
| 이더넷 (0) | 2022.07.17 |
|---|---|
| 0717 - 섹션3 - AXI4Lite를 활용한 LED제어 (0) | 2022.07.17 |
| vivado ver issue (0) | 2022.07.17 |
| Xilinx DDR4 Controller (0) | 2022.07.16 |
| SSD에서의 PCIe 4.0의 역할 (0) | 2022.07.16 |