https://dreamsailor.tistory.com/15
[Digital 회로 설계] SystemVerilog로 Testbench 설계하기 1편
Verilog를 사용해본 유저들이라면, SystemVerilog가 생소하지는 않을 것이다. SystemVerilog는 설계를 위해 사용되는 언어라기보다는 검증에 최적화되어 있다. 오로지 설계를 위해서라면, Verilog2001까지의
dreamsailor.tistory.com
'적극적 생각 > FPGA' 카테고리의 다른 글
| [VerilogHDL, HLS, FPGA를 이용한 AMBA System 2장] Typical ASIC-flow (0) | 2022.08.02 |
|---|---|
| [VerilogHDL, HLS, FPGA를 이용한 AMBA System 1장] (0) | 2022.08.02 |
| ★ [FPGA 학습 리소스] hackerster.io - fpga (0) | 2022.08.02 |
| ★ [FPGA 학습 리소스] vivado-based workshops (0) | 2022.08.02 |
| CPU와 가속기를 응용해서 만들 수 있는 플젝구조 (0) | 2022.08.02 |