이 상황에 대해서 State와 I/O에 따라, FSM State Table을 작성해보도록 하자.
'Engineering(SoC Design) > Verilog' 카테고리의 다른 글
| Verilog 자료 (IEEE Standard) (0) | 2022.03.26 |
|---|---|
| readmemb, fdisplay 용법 (0) | 2022.03.19 |
| 과거 실습과제 복습 (0) | 2022.03.13 |
| Register With Parallel Load 과제 (0) | 2022.03.13 |
| Verilog (복습 1~3) (0) | 2022.03.11 |