https://blog.daum.net/trts1004/12109108
verilog에서 'timescale'이란 어떤 의미인가?
Verilog언어로 '시간 지연'을 주기 위하여 다음과 같이 코딩합니다. assign #5 foo = tiger ; 우리가 자주 쓰는 문장이지만, 이 문장을 가만히 보면 단위가 없습니다. '5'의 의미는 무었일까요? 이 것은 마
blog.daum.net
'Engineering(SoC Design) > Verilog' 카테고리의 다른 글
| overflow or carryout detection in verilog (0) | 2022.05.14 |
|---|---|
| multiple line in case statements in verilog (0) | 2022.05.14 |
| Bus based on MUX(Sel, Load) {Error Handling} (0) | 2022.03.26 |
| Verilog 자료 (IEEE Standard) (0) | 2022.03.26 |
| readmemb, fdisplay 용법 (0) | 2022.03.19 |