말랑말랑

https://velog.io/@webserver3315/%ED%98%84%EC%9E%AC-%EC%A1%B8%EC%97%85%ED%94%84%EB%A1%9C%EC%A0%9D%ED%8A%B8-%EB%AA%A9%ED%91%9C 현재 졸업프로젝트 목표 Flash Controller 방면으로 진로를 가게 되어,괜히 가속기를 주제로 정했다는 생각이 들긴 하다만어찌되었든 시작한 프로젝트는 끝을 봐야 할 것이다.다만, 조교 선배님의 말씀대로, "가속기" 라는 velog.io https://velog.io/@webserver3315/IDEC-2017-AMBA-AXI-%EA%B8%B0%EB%B0%98-IP-%EC%84%A4%EA%B3%84%EC%99%80-%EA%B2%80%EC%A6%9D-2-1-Introduction-..

https://www.geeksforgeeks.org/memory-mapped-i-o-and-isolated-i-o/amp/ Memory mapped I/O and Isolated I/O - GeeksforGeeks As a CPU needs to communicate with the various memory and input-output devices (I/O) as we know data between the processor and these devices flow with the help of the system bus. There are three ways in which system bus can be allotted to them : Separate s www.geeksforgeeks.org

단톡방을 통해 물어보면서 문제를 해결했고 자 우선 결과적으로 된다. `timescale 1ns / 1ps module dice(clk, reset_n, btn, led); // io input clk; input reset_n; input [1:0] btn; output [3:0] led; wire [2:0] num; // instantiation dice_controller dice_controller_0 ( .clk(clk), .reset_n(reset_n), .reset_button(btn[0]), .shuffle_button(btn[1]), .random_num(num), .led(led) ); gen_random gen_random_0 ( .clk(clk), .reset_n(reset_n), ...

tb 까지는 셋팅을 완료했고 랜덤생성된 숫자로 표출될 수 있도록 gen을 조정해준다. 설계를 조정한다. sync가 아닌 async로 만들고 delay timing을 고려해준다. 1clk 정도? 안되겠다. 난수 하려면 counter 쓰는게 편할듯해서 async 말고 sync 로 바꿔주기는 해야할듯하다. 1부터 6까지 계속해서 카운터되는 모듈을 만들었고 request를 보낼때 시점에 얻어오는 것으로 하자. 구현하다가 느꼈는데, request 신호는 필요 없길래 제거했다. um... tb그냥 바로 돌려봤는데 왜 이렇게 뜨지? verilog concat 문법확인 https://class.ece.uw.edu/cadta/verilog/replication.html#:~:text=The%20concatenation%..

화가나서 죽을 것 같아 ... 현재 RTL이 제대로 동작하지 않는듯하다. sensitivy와 제어를 잘못 다룬 것 같다. 이 부분을 점검하자. `timescale 1ns / 1ps module dice_controller(clk, reset_n, reset_button, shuffle_button, led); // io input clk; input reset_n; input reset_button; input shuffle_button; output reg [3:0] led; // reg reg [1:0] dice_status; reg [31:0] count; // init initial begin // reset initial dice_status = 2'b00; led = 4'b1111; count..

https://learn-future.tistory.com/3949 펌드웨어 학술회 ㅇㅅㅇ aidenkang.me 마이크로블레이즈 https://wiko.wiki/wiki/MicroBlaze 마이크로블레이즈 블레이즈는 A는 소프트 마이크로 설계된 코어 자일링스 필드 프로그래머블 게이트 어레이 (FPGA). 소프트 코어 프로세서인 MicroBlaze는 Xilinx FPGA의 범용 메모리 및 로직 패브릭에서 완전히 구현됩니 wiko.wiki https://m.blog.naver.com/PostView.naver?isHttpsRedirect=true&blogId=wmk2&logNo=220674142036 VIVADO MicroBlaze(1) 안녕하세요. 판다 이우영 군입니다. 오늘은 Xilinx FPGA에서 ..

lspci