말랑말랑

Lab06 이것도 lab4와 동일한 이유로 hold

Lab05 이것도 lab4와 동일한 이유로 hold

hold

Lab04 Introduction waveform generator와 FIFO core 와 같은 IP를 호출해서 사용하기 Objectives - Procedure - Design Description wave_gen = a small RTL design that is a "programmable wave generator" - 각 led에 대하여 1초 2초 4초 8초 간격으로 깜빡이게 하는 예제의 투박한 버전 같은데 정보량이 복잡해서 아직 무엇을 완수하는 것이 목적인지가 쉽게 보이지 않는다. - 그 예제의 내부 복잡도와 핀구성만 조금 달라진 것이라면 내가 지금 이 튜토리얼을 통해 얻을 수 있는 건 크게 없다. 패스하자. Step1 : Step2 :

아 이번 플젝때

Lab03 본 문서를 대략적으로 살펴보니 timing violation에 대한 해소는 이 프로젝트에서 수행하는 것을 확인할 수 있었다. lab3을 시작하자. --- Introduction 정적 타이밍 분석 하드웨어 세션을 통해 FPGA를 프로그래밍 A9에서 실행되는 Software App을 통해 SDK에서 하드웨어를 프로그래밍함으로써 설계 검증 Objectives implement generate various report and analyze them. run static timing analysis generate bitstream and verify it. Design Description same --- Step1 : Open a Vivado Project using IDE lab2를 재활용한다...

https://k-j-w.tistory.com/58 [SoC 설계 및 프로그래밍] 텀프로젝트 현황 이번 학기에 수강중인 경북대학교 SoC 설계 및 프로그래밍 과목에서 진행중인 프로젝트에 관한 게시글입니다. 전문가가 아닌 사람이 작성하였고, 강의를 들으며 작성한 게시글이라 사실이 아닌 k-j-w.tistory.com

Lab02 https://www.xilinx.com/support/university/vivado/vivado-workshops/Vivado-fpga-design-flow.html FPGA Design Flow using Vivado www.xilinx.com --- Introduction synthesis settings를 변경했을 때 synthesis process는 어떻게 변하는가? design 그리고 generated reports를 분석하기. Objectives - timing of the circuit을 제어하기 위해 XDC 파일을 활용하기 - 설계를 엄밀히 다루고 결과를 이해하기 - basic timing constraints를 synthesize design 과정에서 이해하고 활용하기 - ..

https://www.xilinx.com/support/university/vivado/vivado-workshops/Vivado-fpga-design-flow.html FPGA Design Flow using Vivado www.xilinx.com Lab01 버튼을 누르면 스위치에 불이 들어오게하는 기초 예제이다. 각 Flow에 대한 이름에 대한 정확한 명칭을 참고하자. 코딩을 하기전에 설계를 먼저 해야한다. 이 능력은 갈수록 중점적으로 키워나가도록 하자. 명세 : 스위치[3:0]가 모두 켜져있고, 버튼[3:0]이 눌리면, 버튼에 대응하는 LED[3:0]이 동작하게끔 하자. (변형함) 그렇게 만든 모듈에 대하여 tb를 통해 검증해보고, 그리고 hw에도 올려서 검증해보자. step1 Create a Vi..