말랑말랑

specification에서 PPA의 trade-off관계를 많이 고민해야한다. 그럼 뒷단이 많이 정리된다. software로 어떠한 동작을 할때 PPA가 너무 안좋다 -> hw를 만든다. roofline model bandwidth 가 peak가 초래하는 경우가 많음. 여기까지 오는 단계에서 PPA는 90% 이상 나왔다. 여기서부터 세부 마이크로 아키텍쳐링을 하는 것이고 Performance를 맞추기 위해서 어떻게 Architecturing을 할거냐 ... 등등 마진을 15~30%정도 두고 계산하면 맞는 경우가 많더라. 위 과정이 모두 끝난 후에 그리고서야 verilog 코딩이 이루어진다. RTL 코딩은 바로 하지 않고 모든게 정해진 상태에서 시작하는 것이다. 문서작성(그림포함)을 모두 그린 후 그 그..

https://www.youtube.com/watch?v=7Frr3l-qv_Q&list=PLm4EZB3VG6znLftKzbkzYOy8Y9TuywbWQ

https://dreamsailor.tistory.com/15 [Digital 회로 설계] SystemVerilog로 Testbench 설계하기 1편 Verilog를 사용해본 유저들이라면, SystemVerilog가 생소하지는 않을 것이다. SystemVerilog는 설계를 위해 사용되는 언어라기보다는 검증에 최적화되어 있다. 오로지 설계를 위해서라면, Verilog2001까지의 dreamsailor.tistory.com

https://www.hackster.io/search?i=projects&q=fpga Hackster.io - The community dedicated to learning hardware. www.hackster.io

https://www.xilinx.com/support/university/vivado/vivado-workshops.html Vivado-Based Workshops www.xilinx.com https://aifpga.tistory.com/entry/Xilinx-FPGA-%EB%A5%BC-%EC%B2%98%EC%9D%8C-%EA%B3%B5%EB%B6%80%ED%95%A0-%EB%95%8C-%EC%95%8C%EC%95%84%EB%91%90%EB%A9%B4-%EC%A2%8B%EC%9D%80-%EC%9E%90%EB%A3%8C%EC%99%80-%EC%82%AC%EC%A0%84%EC%A7%80%EC%8B%9D-1 Xilinx FPGA 를 처음 공부할 때 봤으면 하는 글... 발행하는 글은 설계독학 유튜브에 사..

짰던 CPU를 FPGA에 올린다 그 CPU를 통해 연산을 한다. 거기서 CPU를 파이프라이닝 시킨다. 그 파이프라이닝 과정을 FPGA Core로 처리하도록 또다시 파이프라이닝 시킨다.

ip hw = system (timing diagram이 발생) WNS : worst negative slack TNS : total negative slack 여기서 violation이 발생하고 있는 path를 눌러보면 실제 다이에서 리소스들이 place되고 그것들이 연결된것 다른 path들 눌러보면 다르게 동작하는 것을 알 수 있으며 timing violation을 수정하기 위하여 가장 먼저 해야하는것은 critical path를 수정해주는 것이며 WNS가 가장 작은 것 즉 절대값이 가장 큰것에 대하여 수정을 해주어야 하며 수정을 계속 해주면서 timing closure 시켜서 timing met 을 해주어야 한다. 두가지 방법이 있음 - 직접 verilog hdl을 수정하여 retiming 하는 것..

input node 개수에 따른 연산 오류 : https://inf.run/2xrK FPGA21장 - fully connected layer 설계 - 코드 리뷰 편에서 질문 있습니다 - 인프런 | 질문 & 답변 https://www.inflearn.com/questions/330774 FPGA21장에서, FC layer에 대한 의문이 있어서 질문을 찾아본 결과, 위 링크의 질문자와 비슷한 질문이 생겼습니다. [사진] [사진] 위의 test.c 코드대로라면, 입력 노 www.inflearn.com diff 여기서부터는 응용의 영역

지난번에 해결되지 않은 부분에서 이 접근 방법으로 간단하게 해결할 수 있을 것 같다는 느낌이 든다. 전체 워크플로우를 장악하지 못하고 있기 때문에 생기는 문제였던 것 같음. 더욱 순차적으로 접근할 것.

NPU는 Inference를 할 때 쓰는 칩이다. 총 필요한 weight의 수. = N*M개