Lab03 본 문서를 대략적으로 살펴보니 timing violation에 대한 해소는 이 프로젝트에서 수행하는 것을 확인할 수 있었다. lab3을 시작하자. --- Introduction 정적 타이밍 분석 하드웨어 세션을 통해 FPGA를 프로그래밍 A9에서 실행되는 Software App을 통해 SDK에서 하드웨어를 프로그래밍함으로써 설계 검증 Objectives implement generate various report and analyze them. run static timing analysis generate bitstream and verify it. Design Description same --- Step1 : Open a Vivado Project using IDE lab2를 재활용한다...
